

ESTRUCTURA DE COMPUTADORES

21 de junio de 2023

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada bloque por separado.

1. Un *benchmark* en un procesador determinado tarda 5 s en finalizar, con un total de 20×10^9 instrucciones ejecutadas. Sabemos que en este *benchmark* el 25% del tiempo se emplea en la ejecución de instrucciones de punto flotante. Contesta razonadamente estas cuestiones:

(a) [0.2p] ¿Cuál es el MIPS alcanzado?

(b) [0.2p] ¿Cuál es el GFLOPS alcanzado?

(c) [0.35p] Aplicando la ley de Amdhal, ¿cuánto tendríamos que mejorar la unidad de punto flotante si queremos conseguir una aceleración del 10%?

2. El siguiente código se ejecuta en el procesador segmentado MIPS de 5 etapas estudiado en clase [2.0p]
IF, ID, EX, MEM e WB. El salto se decide en la etapa ID, se usa la técnica de salto fijo no efectivo, tiene una unidad de detección de riesgos en la etapa ID y una unidad de anticipación en la etapa EX. La ejecución de una operación de suma en la unidad de punto flotante requiere 3 ciclos y está segmentada. Las etapas MEM e WB solo pueden albergar una instrucción.

```
1  addi $s0, $0, 4
   Loop:
2  lwc1 $f1, 0($a1)
3  add.s $f2, $f1, $f2
4  addi $a1, $a1, 4
5  addi $s0, $s0, -1
6  bne $s0, $0, Loop
   End:
7  swc1 $f2, 0($a2)
```

Contesta **razonadamente** las siguientes cuestiones:

- (a) [0.2p] Indica dos dependencias verdaderas que haya dentro del bucle.

- (b) [0.1p] Indica una antidependencia que haya dentro del bucle.

- (c) [0.2p] ¿Se produce alguna anticipación en la ejecución de este código? En caso afirmativo indica entre qué instrucciones y etapas.

(d) [0.3p] Indica los riesgos de datos que se producen en el bucle del código y de qué tipo son.

(e) [0.3p] ¿Cómo se podría optimizar la ejecución del código reordenando las instrucciones 3, 4 y 5?

(f) [0.5p] Partiendo del código original, si utilizásemos salto retardado en el lugar de salto fijo no efectivo, ¿qué instrucción colocarías en el hueco de retardo?

(g) [0.4p] ¿Qué etapas de **manera efectiva** son utilizadas por la instrucción **bne**? Si el salto se decidiese en la etapa EX, ¿cuáles serían las etapas que esta instrucción usaría?

3. Un sistema con 1 MiB de memoria principal incluye una caché L1 de 32 KiB, asociativa por conjuntos de 2 vías, con líneas de 16 B. El sistema de memoria sigue una política de postescritura. Estando la caché inicialmente vacía, se ejecuta el siguiente código.

```
int i, A[256], B[128];  
for (i = 0; i < 4; i++)  
    B[i] = A[i+1] + A[i+128];
```

El vector **A** se encuentra almacenado a partir de la dirección de memoria 0x0A000, mientras que **B** se encuentra almacenado inmediatamente a continuación de **A**. El resto de variables no provocan accesos a memoria caché. Cada elemento de tipo **int** ocupa exactamente 4 bytes.

- (a) [0.3p] Calcula las direcciones de memoria a las que accede este código.

- (b) [0.3p] Determina cómo se divide una dirección física desde el punto de vista de la caché.

- (c) [0.4p] Rellena los campos de la siguiente tabla para los accesos a memoria caché: dirección, etiqueta e índice/conjunto (en **hexadecimal**); si el acceso es un acierto o un fallo; en este último caso, qué tipo de fallo; y si se produce una escritura en memoria principal (MP WR).

Dirección	Etiqueta	Conjunto	Acierto/Fallo	Tipo de fallo	MP WR

- (d) [0.3p] Indica cómo quedaría el directorio caché en las líneas ocupadas tras la ejecución de este código. BV = Bit de validez, BM = Bit de modificación

Conjunto	Vía	BV	BM	Etiqueta

- (e) [0.3p] Sabiendo que el tiempo medio de acceso a memoria durante la ejecución del apartado anterior fue de 52 ciclos, y que el tiempo de acierto caché es de 1 ciclo, calcula el tiempo medio de acceso al nivel inferior.

- (f) [0.4p] Calcula el tamaño mínimo de la caché L1 tal que, manteniendo constante el resto de su configuración (tamaño de línea, asociatividad), preserve la tasa de fallos observada.

4. Un sistema cuenta con 64 GiB de memoria principal (2^{36} B) y un espacio virtual paginado de 1 TiB (2^{40} B) con un esquema de traducción en 2 niveles. El tamaño de página es de 64 KiB (2^{16} B). Cada tabla de páginas de primer o segundo nivel tiene 4096 entradas (2^{12}) de 4 bytes cada una, donde el bit más significativo de cada entrada es el bit de residencia o validez, y el número de página física está codificado en los bits menos significativos. Los bits restantes son bits de control. La CPU solicita los datos correspondientes a la dirección virtual 0x01 F004 D38C. En la entrada de la tabla de páginas de primer nivel se encuentra el contenido 0xA274 14A0 y en la entrada de la tabla de páginas de segundo nivel 0x8002 4605.

(a) **0.3p** Determina en qué campos (longitud y valores) se divide la dirección virtual.

(b) **0.3p** Calcula la dirección física de la entrada correspondiente de la tabla de páginas de nivel 2.

(c) **0.4p** ¿Cuál es la dirección física resultante del proceso de traducción?

- (d) **0.4p** Calcula cuánto ocupan las tablas de páginas que es necesario que residan en memoria física para realizar esta traducción

- (e) **0.2p** Determina si existe fragmentación interna o externa en este sistema en la gestión de la memoria virtual (pista: puedes utilizar los cálculos del apartado anterior).

- (f) **0.4p** La caché L1 es de 32 KiB, asociativa por conjuntos de 8 vías con un tamaño de línea de 64 bytes. Determina si podría ser una caché con índices virtuales y etiquetas físicas (VIPT).

5. Disponemos de 4 discos de 1 TB en una configuración RAID 0.

- (a) **0.3p** ¿Cuántos discos necesitaríamos para mantener en el sistema la misma cantidad de información neta pero si lo quisiéramos configurar como RAID 4, 5 o 6?

- (b) **0.2p** ¿Qué ventajas o inconvenientes tendría utilizar RAID 5 en este sistema sobre RAID 4?

6. Sea un computador con las siguientes características:

[0.75p]

- Un sistema de memoria y de bus que soporta el acceso a bloques de 64 palabras de 32 bits cada una.
- Un bus síncrono de 64 bits a 2 GHz, en el que tanto una transferencia de 64 bits como el envío de una dirección de memoria requieren 1 ciclo de reloj.
- El tiempo de acceso a memoria para cada 4 palabras es de 1 ns.
- Las transferencias por el bus y los accesos a memoria pueden solaparse. Se supone que el bus está disponible antes de cada acceso.

Calcula la latencia y el ancho de banda para la lectura de 1024 palabras.